IBM, 삼성, GF 3사 협력으로 5nm 공정 개발 성공

IBM과 삼성, 그리고 GF(GlobalFoundries, 글로벌 파운드리)는 5nm 칩을 구현할 수 있는 실리콘 나노 시트 트랜지스터를 업계 최초로 개발했습니다. 이 과정의 세부사항은 일본 교토에서 열리는 2017 VLSI 기술 심포지엄 컨퍼런스에서 공개됩니다. 개발자들은 7nm 공정 칩을 개발한 이후 2년만에 5nm 공정 칩을 개발하게 된 것입니다.

5nm 공정을 이용하여 성능이 향상되면 인지 컴퓨팅, IoT 및 클라우드에서 제공되는 데이터 집약적 응용 프로그램을 가속화할 수 있습니다. 또한 전력 효율성 향상으로 인해 스마트폰 및 모바일 제품의 배터리가 현재의 장치보다 2~3배 더 오래 지속될 수 있습니다.

IBM 주도의 연구 연합인 SUNY 폴리테크닉 연구소(SUNY Polytechnic Institute)에서 일하는 연구자들은 표준 FinFET 기술 대신 실리콘 나노 시트의 스택을 트랜지스터의 소자 구조로 활용하여 획기적인 발전을 이루었습니다.

하이브리드 클라우드의 수석 이사장이자 IBM 리서치의 이사인 Arvind Krishna는 '비즈니스와 사회가 앞으로 수년 내에 인지 컴퓨팅 및 클라우드 컴퓨팅의 요구를 충족시키기 위해서는 반도체의 발전이 필수적이며 이것이 IBM이 업계의 한계를 뛰어 넘는 새로운 아키텍처와 자료를 적극적으로 추구하는 이유다'고 밝혔습니다.

실리콘 나노 시트 트랜지스터의 시연은 논문 Stacked Nanosheet Gate-All-Around Transistor에 자세히 설명되어 있습니다.

현재 시장에서 제공되는 10nm 기술과 비교할 때, 나노 시트 기반 5nm 공정 기술은 같은 전력 소모에서 40% 성능 향상, 같은 성능에서 75% 전력 효율 향상을 제공하며 이러한 개선은 인공지능 시스템, VR 및 모바일 장치에 대한 미래의 요구를 충족시키는데 크게 기여할 수 있습니다.

참고 자료

https://www.techpowerup.com/234082/ibm-research-alliance-builds-new-transistor-for-5-nm-technology

도움이 되셨다면 공감을 눌러주세요